COMMANDE DE TRAITEMENT DE DONNEES
| N° de brevet: |
EP1601431 (A1) |
| Date de publication: |
2005-12-07 |
| Inventeur(s): |
FESTEJO RON [GB];MARSHALL PETER [GB]; |
| Demandeur(s): |
SONY COMP ENTERTAINMENT EUROP [GB]; |
| Classification: |
G03B17/00;A63F13/10;G06F3/00;G06F3/01; |
| N° de demande: |
EP20040713127 20040220 |
| Numéro(s) de priorité: |
WO2004GB00703 20040220;GB20030004022 20030221 |
Des dispositifs de communication comportent, par exemple dans des dispositifs décodeurs et des dispositifs générateurs de fréquence, des oscillateurs qui comportent souvent une boucle à verrouillage de phase (PLL), c'est-à-dire un circuit de régulation de phase. Le signal de l'oscillateur oscillant librement est couplé en outre de manière rigide en phase à un signal de référence. Pour obtenir une agilité de fréquence élevée, a lieu dans le circuit de réglage de phase selon l'invention (100: 300: 400), le réglage d'un signal de sortie (111: 311: 411) avec une fréquence voulue d'abord dans un mode de commande et ensuite dans un mode de réglage. La commutation du mode de commande dans le mode de réglage a lieu après que la tension d'un premier signal de commande (113: 313: 413) et la tension d'un deuxième signal de commande (115, 118: 315, 318: 415, 418), à l'intérieur d'une plage prédéterminée, soient égales de sorte que la commutation n'intervienne pas essentiellement sur le signal à l'entrée de l'oscillateur commandé en tension (101: 301: 401). Le circuit de régulation de phase selon l'invention (100: 300: 400) permet une production de fréquence avec une stabilité de fréquence et une pureté de signal élevées pour une agilité de fréquence élevée.
|