La présente invention concerne des appareils tuner et récepteur qui peuvent émettre des premiers trains de transport de données et des seconds trains de transport de données ayant d'excellentes caractéristiques de taux d'erreurs de bits pour deux systèmes même lorsqu'une première partie de tuner et une seconde partie de tuner sont prévues sur un panneau. Conformément à la présente invention, une première partie de tuner est prévue sur une surface d'un panneau et une seconde partie de tuner est prévue sur l'autre surface du panneau.