La présente invention concerne un circuit tampon (20) comprenant des moyens de transfert sur sa sortie d'un signal logique (CLKEXT) reçu en entrée, les moyens de transfert comprenant au moins une porte logique (I1, I2) présentant un point de basculement sensible à la tension d'alimentation du circuit tampon. Selon l'invention, le circuit tampon comprend des moyens (FED) pour délivrer un signal d'inhibition (INHIB) d'une durée déterminée quand le signal logique (CLKEXT) présente un front descendant et/ ou un front montant, des moyens d'inhibition (T1) des moyens de transfert (I1, I2) agencés pour isoler la sortie de l'entrée du circuit tampon lorsque le signal d'inhibition est délivré, et des moyens de mémorisation (I3, T2) agencés pour maintenir à la sortie du circuit tampon la valeur logique (CLK) qui y est présente lorsque le signal d'inhibition est délivré. Application notamment aux mémoires effaçables et programmables électriquement à entrée/ sortie série.